새로운 잉여 이진 Montgomery 곱셈기와 하드웨어 구조A Novel Redundant Binary Montgomery Multiplier and Hardware Architecture
- Other Titles
- A Novel Redundant Binary Montgomery Multiplier and Hardware Architecture
- Authors
- 임대성; 이상진; 장남수; 지성연; 김성경; 구본석
- Issue Date
- 2006
- Publisher
- 한국정보보호학회
- Keywords
- Montgomery multiplication; Redundant binary adder; Signed-digit system; Montgomery multiplication; Redundant binary adder; Signed-digit system
- Citation
- 정보보호학회논문지, v.16, no.4, pp.33 - 42
- Indexed
- KCI
- Journal Title
- 정보보호학회논문지
- Volume
- 16
- Number
- 4
- Start Page
- 33
- End Page
- 42
- URI
- https://scholar.korea.ac.kr/handle/2021.sw.korea/125963
- ISSN
- 1598-3986
- Abstract
- RSA 암호 시스템은 IC카드, 모바일 시스템 및 WPKI, 전자화폐, SET, SSL 시스템 등에 많이 사용된다. RSA는 모듈러 지수승 연산을 통하여 수행되며, Montgomery 곱셈기를 사용하는 것이 효율적이라고 알려져 있다. Montgomery 곱셈기에서 임계 경로 지연 시간(Critical Path Delay)은 세 피연산자의 덧셈에 의존하고 캐리 전파를 효율적으로 처리하는 문제는 Montgomery 곱셈기의 효율성에 큰 영향을 미친다. 최근 캐리 전파를 제거하는 방법으로 캐리 저장 덧셈기(Carry Save Adder, CSA)를 사용하는 연구가 계속 되고 있다. McIvor외 세 명은 지수승 연산에 최적인 CSA 3단계로 구성된 Montgomery 곱셈기와 CSA 2단계로 구성된 Montgomery 곱셈기를 제안했다. 시간 복잡도 측면에서 후자는 전자에 비해 효율적이다. 본 논문에서는 후자보다 빠른 연산을 수행하기 위해 캐리 전파 제거 특성을 가진 이진 부호 자리(Signed-Digit, SD) 수 체계를 사용한다. 두 이진 SD 수의 덧셈을 수행하는 잉여 이진 덧셈기(Redundant Binary Adder, RBA)를 새로 제안하고 Montgomery 곱셈기에 적용한다. 기존의 RBA에서 사용하는 이진 SD 덧셈 규칙 대신 새로운 덧셈 규칙을 제안하고 삼성 STD130 0.18μm 1.8V 표준 셀 라이브러리에서 지원하는 게이트들을 사용하여 설계하고 시뮬레이션 하였다. 그 결과 McIvor의 2 방법과 기존의 RBA보다 최소 12.46%의 속도 향상을 보였다.
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - School of Cyber Security > Department of Information Security > 1. Journal Articles
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.