A low-jitter open-loop all-digital clock generator with 2 cycle lock-time

제목
A low-jitter open-loop all-digital clock generator with 2 cycle lock-time
저자
KIM, Chulwoo
학회명
IEEE Custom Integrated Circuits Conference
개최국가
미국
학회 개최일
2007-09-16 ~ 2007-09-19