일차 차분 전력 분석에 안전한 저면적 AES S-Box 역원기 설계

Abstract

전력분석 공격이 소개되면서 다양한 대응법들이 제안되었고 그러한 대응법들 중 블록 암호의 경우, 암/복호화 연산. 키 스케쥴 연산 도중 중간 값이 전력 측정에 의해 드러나지 않도록 하는 마스킹 기법이 잘 알려져 있다. 블록 암호의 마스킹 기법은 비선형 연산에 대한 비용이 가장 크며, 따라서 AES의 경우 가장 많은 비용이 드는 연산은 S-box의 역원 연산이다. 이로 인해 마스킹 역원 연산에 대한 비용을 단축시키기 위해 다양한 대응법들이 제안되었고, 그 중 Zakeri의 방법은 복합체 위에서 정규 기저를 사용한 가장 효율적인 방법으로 알려져 있다. 본 논문에서는 복합체 위에서의 마스킹 역원 연산 방식을 변형, 중복되는 곱셈을 발견함으로써 기존 Zakeri의 방법보다 총 게이트 수가 10.5% 절감될 수 있는 마스킹 역원 방법을 제안한다.