Detailed Information
Cited 0 time in 
Cited 0 time in 
Cited 0 time in
Metadata Downloads
딜레이 보상 기법을 적용한 바이너리-트리 구조의CMOS 16:1 멀티플렉서A CMOS 16:1 Binary-Tree Multiplexer applying Delay Compensation Techniques
- Other Titles
- A CMOS 16:1 Binary-Tree Multiplexer applying Delay Compensation Techniques
- Issue Date
- 2008
- Publisher
- 대한전자공학회
- Keywords
- Multiplexer; binary-tree; delay-compensation; Multiplexer; binary-tree; delay-compensation
- Citation
- 전자공학회논문지 - SD, v.45, no.2, pp.21 - 27
- Indexed
- KCI
- Journal Title
- 전자공학회논문지 - SD
- Volume
- 45
- Number
- 2
- Start Page
- 21
- End Page
- 27
- ISSN
- 1229-6368
- Abstract
- 본 논문에서는 CMOS 0.18-μm 공정을 이용한 16:1 바이너리-트리 멀티플렉서 (MUX)를 기술한다. 본 MUX는 넓은 동작속도 범위와 공정-온도 변화에서도 둔감하게 동작할 수 있도록 여러 딜레이 보상 기법들을 적용하였다. 제안하는 MUX는 넓은 동작속도 범위와 공정-온도 변화에서도 셋업 마진과 홀드 마진이 최적 값인 0.5UI를 약 0.05UI의 표준편차 내에서 유지할 수 있음을 모의실험을 통하여 확인하였다. 이러한 결과는 CMOS 로직 회로의 특성이 민감하게 변화함에도 불구하고 제안된 딜레이 보상 기법이 효과적으로 적용되었으며, 따라서 회로의 신뢰성이 매우 향상되었음을 나타낸다. 본 MUX는 0.18-μm CMOS 공정을 이용하여 제작되었으며, 테스트 보드로 검증되었다. 전원 전압이 1.8-V인 환경에서, MUX의 최대 data-rate과 면적은 각각 1.65-Gb/s와 0.858 mm2이고, 24.12 mW의 전력을 소모하며, 출력 eye opening은 1.65-Gb/s의 동작 환경에서 272.53 mV, 266.55 ps으로 측정되었다.
- Files in This Item
- There are no files associated with this item.
- Appears in
Collections - College of Engineering > School of Electrical Engineering > 1. Journal Articles
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.