서태원

선택된 필터

article
conference
book

전체 98건 중 1번부터 10번까지의 결과를 표시합니다.

2025

Conference

SparsePIM: An Efficient HBM-Based PIM Architecture for Sparse Matrix-Vector Multiplications

Suh, Taeweon

2025-06-10
미국

Article

RISC-V SoC의 커스텀 IP용 인터페이스를 이용한 캐시 부채널 공격

황예원 ;
서태원 ;
구건재

2025-02
정보과학회논문지
한국정보과학회

Article

Cross-Filter Structured Pruning for Efficient Sparse CNN Acceleration

Pham, Ngoc-Son ;
Shin, Sangwon ;
Xu, Lei ;
Shi, Weidong ;
Suh, Taeweon

2025
IEEE Access
IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC

2024

Article

StarSPA: Stride-Aware Sparsity Compression for Efficient CNN Acceleration

Pham, Ngoc-Son ;
Shin, Sangwon ;
Xu, Lei ;
Shi, Weidong ;
Suh, Taeweon

2024
IEEE Access
IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC

2023

Conference

다항식 곱셈을 위한 효율적인 NTT 하드웨어 연구동향 분석

Suh, Taeweon

2023-06-20
대한민국

Conference

8비트 부동소수점 FPU 설계 및 구현

Suh, Taeweon

2023-06-20
대한민국

Conference

임베디드 시스템 환경에서 합성곱 신경망 추론을 위한 NPU 하드웨어 연구

Suh, Taeweon

2023-06-20
대한민국

Article

Optimization of Microarchitecture and Dataflow for Sparse Tensor CNN Acceleration

Pham, Ngoc-Son ;
Suh, Taeweon

2023
IEEE Access
IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC

2022

Conference

Revoking Speculative Cache Updates Exploiting Write-Back Buffer

Suh, Taeweon

2022-03-17
벨기에

Conference

FPGA를 활용한 합성곱 신경망 모델의 실시간 추론을 위한 Edge AI 하드웨어 연구

Suh, Taeweon

2022-01-21
대한민국

상세 보기

서태원

자료 필터

자료유형

발행연도

키워드

언어

선택된 필터

SparsePIM: An Efficient HBM-Based PIM Architecture for Sparse Matrix-Vector Multiplications

RISC-V SoC의 커스텀 IP용 인터페이스를 이용한 캐시 부채널 공격

Cross-Filter Structured Pruning for Efficient Sparse CNN Acceleration

StarSPA: Stride-Aware Sparsity Compression for Efficient CNN Acceleration

다항식 곱셈을 위한 효율적인 NTT 하드웨어 연구동향 분석

8비트 부동소수점 FPU 설계 및 구현

임베디드 시스템 환경에서 합성곱 신경망 추론을 위한 NPU 하드웨어 연구

Optimization of Microarchitecture and Dataflow for Sparse Tensor CNN Acceleration

Revoking Speculative Cache Updates Exploiting Write-Back Buffer

FPGA를 활용한 합성곱 신경망 모델의 실시간 추론을 위한 Edge AI 하드웨어 연구